add_file_target(
  FILE tieoff.sim.v
  SCANNER_TYPE verilog
  )
v2x(
   NAME tieoff
   SRCS tieoff.sim.v
   )
